Búsqueda avanzada
Buscar
 

Entra en BiblioEteca...

Disfruta de todo el potencial de biblioEteca entrando con tu usuario...

 

PROCESSOR MICROARCHITECTURE (SYNTHESIS LECTURES ON COMPUTER ARCHITECTURE)


AUTOR: ; ND
 
 
  • Portada de PROCESSOR MICROARCHITECTURE (SYNTHESIS LECTURES ON COMPUTER ARCHITECTURE)

    9781608454525

 
Compartir: Compartir con un amigo de biblioeteca Compartir por email Compartir en Facebook Compartir Twitter Compartir en Tuenti Capturar código QR Añadir RSS

Sinópsis del libro:

  • This lecture presents a study of the microarchitecture of contemporary microprocessors. The focus is on implementation aspects, with discussions on their implications in terms of performance, power, and cost of state-of-the-art designs. The lecture starts with an overview of the different types of microprocessors and a review of the microarchitecture of cache memories. Then, it describes the implementation of the fetch unit, where special emphasis is made on the required support for branch prediction. The next section is devoted to instruction decode with special focus on the particular support to decoding x86 instructions. The next chapter presents the allocation stage and pays special attention to the implementation of register renaming. Afterward, the issue stage is studied. Here, the logic to implement out-of-order issue for both memory and non-memory instructions is thoroughly described. The following chapter focuses on the instruction execution and describes the different functional units that can be found in contemporary microprocessors, as well as the implementation of the bypass network, which has an important impact on the performance. Finally, the lecture concludes with the commit stage, where it describes how the architectural state is updated and recovered in case of exceptions or misspeculations.

    This lecture is intended for an advanced course on computer architecture, suitable for graduate students or senior undergrads who want to specialize in the area of computer architecture. It is also intended for practitioners in the industry in the area of microprocessor design. The book assumes that the reader is familiar with the main concepts regarding pipelining, out-of-order execution, cache memories, and virtual memory.

    Table of Contents: Introduction / Caches / The Instruction Fetch Unit / Decode / Allocation / The Issue Stage / Execute / The Commit Stage / References / Author Biographies

    Idioma: INGLÉS

 
 

Clasificador

Según nuestros usuarios

RIGUROSO
Riguroso

Determina lo preciso o impreciso que es este libro con respecto a lo que se cuenta en el mismo. 0 significa que es completamente impreciso y 10 que cuenta es rigurosamente verídico

Más información
DIVERTIDO
Divertido

Determina lo divertido que te ha resultado el libro: 0-aburrido 10-muy divertido

Más información
COMPLEJO
Complejo

Determinamos lo complejo que nos ha resultado la lectura del libro. Desde el nivel más bajo, que indica que es un texto secillo de comprender hasta el valor máximo que indica que es complejo de comprender

Más información
SORPRENDE
Sorprende

Indica lo sorprendente que resulta el argumento del libro, desde 0: previsible hasta 10: totalmente desconcertante y sorprendente

Más información
 
 

Etiquetas de otros usuarios

Así han etiquetado este libro más usuarios

Así han etiquetado otros usuarios este libro. Si ves acertada su elección puedes añadir la etiqueta con un simple clic a tus etiquetas

 
 
 

Comentarios de los lectores

 
 
 

Yo Leo

Información para lectores

Anillo de blogs

¿Tienes un blog?

Paga si te gusta

La forma de pago del futuro...

BiblioEtecarios

Ayudanos con los libros

Yo Escribo

Si eres autor, descubre más...

Ayuda

Todo lo que puedes hacer en la web
C/ Mayor, 50, 2C.
28921 Alcorcón (Madrid)
Tel/Fax : 91 288 73 76
E-mail : info@biblioeteca.com

BiblioEteca en Google Plus BiblioEteca en Rss

 
Copyright © 2026 BiblioEteca Technologies SL - Todos los derechos reservados